Возраст 23-55 лет
1. Образование: высшее техническое, специализация: радиоэлектроника, связь, телекоммуникации.
2. Глубокое знание Verilog, Quartus.
3. Личное участие в разработке РЭА на базе FPGA Altera.
4. Уверенные знания в области различных технологий и протоколов передачи данных в локальных и глобальных сетях, PDH, SDH, Ethernet…….

Приветствуется знание МК/МП типа NIOS, ARM и операционных систем типа eCOS, а также языков программирования C, Delphi.

Дополнительные требования:
Минимально
- Quartus, но без дополнительных других пакетов этого мало.
С другой стороны, отличное знание Quartus тоже может быть не обязательным, при условии глубоких знаний в области дизайна FPGA и/или телекоммуникационных протоколов;
- языков программирования - обязательно Verilog, также нужно "С", приветствуется pascal, java и т.д.;
-телекоммуникационных протоколов;
- операционных систем - Windows (пользователь), приветствуются знания UNIX-подобных ОС.

Основные функциональные обязанности:
Разработка модулей и изделий РЭА, применяемой в системах связи и телекоммуникаций.

Оклад: от 35`000 до 45`000
Оформление по ТК РФ
Соц пакет в сооответствии с ТК РФ